この文献を取り寄せる

このページのリンク

Logic-timing simulation and the degradation delay model / Manuel J. Bellido, Jorge Juan, Manuel Valencia

データ種別 図書
著者標目 *Bellido, Bellido J.
Juan, Jorge
Valencia, Manuel
出版者 London : Imperial College Press
出版年 c2006

所蔵情報を非表示

小金井・閲覧室一般書
549.3 60524727
1860945899

書誌詳細を非表示

巻次 ISBN:1860945899
大きさ xvii, 267 p. : ill. ; 24 cm
本文言語 英語
一般注記 Includes bibliographical references
件 名 LCSH:Timing circuits
LCSH:Integrated circuits -- Very large scale integration  全ての件名で検索
LCSH:Metal oxide semiconductors, Complementary
分 類 LCC:TK7868.T5
DC22:003.3
書誌ID 1000170853
ISBN 1860945899
NCID BB27231038

 類似資料