Mendeley出力
SystemVerilog ニヨル LSI セッケイ
SystemVerilogによるLSI設計 / Stuart Sutherland, Simon Davidmann, Peter Flake著 ; 浜口加寿美 [ほか] 訳
| データ種別 | 図書 |
|---|---|
| 著者標目 | Sutherland, Stuart Davidmann, Simon Flake, Peter 浜口, 加寿美 <ハマグチ, カスミ> 河原林, 政道 <カワラバヤシ, マサミチ> 高嶺, 美夫 <タカミネ, ヨシオ> 明石, 貴昭 <アカシ, タカアキ> |
| 出版者 | 東京 : 丸善 |
| 出版年 | 2005.1 |
書誌詳細を非表示
| 別書名 | 原タイトル:SystemVerilog for design : a guide to using SystemVerilog for hardware design and modeling 異なりアクセスタイトル:SystemVerilogによるLSI設計 |
|---|---|
| 巻次 | ISBN:4621075152 |
| 大きさ | xxviii, 312p : 挿図 ; 21cm |
| 本文言語 | 日本語 |
| 一般注記 | その他の訳者: 河原林政道, 高嶺美夫, 明石貴昭 |
| 件 名 | BSH:集積回路 |
| 分 類 | NDC8:549.7 NDC9:549.7 |
| 書誌ID | 1000164221 |
| ISBN | 4621075152 |
| NCID | BA70855153 |