Mendeley出力
SystemVerilog ニヨル FPGA/ディジタル カイロ セッケイ ニュウモン
SystemVerilogによるFPGA/ディジタル回路設計入門 / 小林和淑 [ほか] 共著
| データ種別 | 図書 |
|---|---|
| 著者標目 | 小林, 和淑 著・監修 <コバヤシ, カズトシ> 寺澤, 真一 著 <テラサワ, シンイチ> 吉河, 武文 著 <ヨシカワ, タケフミ> 塩見, 準 著 <シオミ, ジュン> 門本, 淳一郎 著 <カドモト, ジュンイチロウ> |
| 出版情報 | 東京 : オーム社 , 2023.11 |
書誌詳細を非表示
| 別書名 | 異なりアクセスタイトル:SystemVerilogによるFPGAディジタル回路設計入門 |
|---|---|
| 巻次 | ISBN:9784274231018 ; PRICE:3300円 |
| 大きさ | viii, 183p : 挿図 ; 24cm |
| 本文言語 | 日本語 |
| 一般注記 | その他の共著者: 寺澤真一, 吉河武文, 塩見準, 門本淳一郎 監修: 小林和淑 参考文献: p[179] |
| 件 名 | NDLSH:ハードウェア記述言語 NDLSH:大規模集積回路 NDLSH:FPGA BSH:集積回路 BSH:ハードウェア記述言語 |
| 分 類 | NDC9:549.7 NDC10:549.7 NDLC:ND386 |
| 書誌ID | 1000245390 |
| ISBN | 9784274231018 |
| NCID | BD04733483 |