Mendeley出力
ワカル Verilog HDL ニュウモン : ブンポウ ノ キソ カラ ロンリ カイロ セッケイ ロンリ ゴウセイ ジッソウ マデ
わかるVerilogHDL入門 : 文法の基礎から論理回路設計,論理合成,実装まで / 木村真也著
(トランジスタ技術Special ; No.95)
| データ種別 | 図書 |
|---|---|
| 著者標目 | 木村, 真也 <キムラ, シンヤ> |
| 出版情報 | 東京 : CQ出版 , 2006.7 |
書誌詳細を非表示
| 別書名 | 異なりアクセスタイトル:わかるVerilogHDL入門 : 文法の基礎から論理回路設計論理合成実装まで |
|---|---|
| 版 | 改訂新版 |
| 巻次 | ISBN:9784789837569 ; PRICE:2310円 |
| 大きさ | 279p ; 24cm |
| 本文言語 | 日本語 |
| 一般注記 | 参考・関連文献: p276 |
| 書誌ID | 1000200272 |
| ISBN | 9784789837569 |
| NCID | BA7737896X |