Mendeley出力
ジッシュウ Verilog HDL ロンリ カイロ セッケイ : EDA ツール オ ツカッテ FPGA ニ カイロ オ ジッソウ スル
実習Verilog‐HDL論理回路設計 : EDAツールを使ってFPGAに回路を実装する / 木村真也著
(Design wave books)
| データ種別 | 図書 |
|---|---|
| 著者標目 | 木村, 真也 <キムラ, シンヤ> |
| 出版情報 | 東京 : CQ出版 , 2001.11 |